金元证券最新光通信深度报告指出，CPO（共封装光学）正成为突破数据中心性能瓶颈的关键技术。博通2024年展示51.2Tb/s CPO交换机，2025年发布Tomahawk 6（102.4Tb/s）支持CPO灵活连接方案。硅光技术凭借高集成度、低功耗及与光子器件深度适配性，成为支撑未来十年技术演进的底层引擎。本报告基于金元证券研究所数据，深入分析硅光CPO技术的产业趋势与投资机会。
CPO——光引擎与交换芯片共封装，功耗省25-30%
CPO的核心思想是将光收发器直接靠近或集成到交换/处理芯片封装内，以“短距离电互连+光输出”替代传统“长距离PCB走线+可插拔光模块”。CPO将光模块（光引擎）不断向交换机芯片靠近，缩短芯片与模块之间走线距离，最终实现光引擎和电交换芯片整体封装，在功耗和系统成本及互连层面进一步优化。
CPO封装形态从2D走向3D。2D封装将PIC与IC平面放置在基板或PCB上通过引线键合互连。2.5D封装通过中介层实现PIC和IC互连，出现了玻璃转接板替代硅转接板趋势。3D封装通过TSV通孔技术实现垂直互连，有更短互连距离、更高互联密度、高频率、低功耗、高集成度优点。光互连功耗贡献首次超越交换机芯片，迫使行业采用低功耗调制器与光引擎-交换机芯片共封装方案。
CPO主要由交换机巨头主导。2024年博通展示了51.2Tb/s CPO交换机以及6.4Tb/s FR4光引擎。2025年博通发布Tomahawk 6交换机，将带宽容量提升至102.4Tb/s，且支持CPO技术灵活连接方案。
硅光SiPho——高集成度、低功耗的底层技术
硅光子技术利用硅基材料和CMOS工艺，将光学器件和电子元件集成在同一芯片。通过在硅或硅基衬底上制造波导、调制器、探测器等光子器件，硅光子芯片可以在单片上完成光信号的产生、调制、传输和检测。由于硅在通信波长1.1-1.6um范围内近乎透明，可作为低损耗光波导材料，并兼容现有CMOS制程。
由于硅本身为间接带隙材料无法直接产生激光，常采用外置的DFB或DBR激光器作为光源，通过硅波导耦合进入芯片内部。硅光子集成芯片单通道带宽能力≥100G（可WDM多通道并行），随通道速率提升相对低功耗，集成度高。
Coherent预测未来基于VCSEL、EML及硅光的激光器将占AI需求市场主导。源杰科技CW 70mW激光器产品实现批量交付，产品采用非制冷设计，具备高功率输出和低功耗特性。100G PAM4 EML、CW 100mW芯片已完成客户验证。
OIO——算存架构的互连方案
OIO是算存架构的互连方案。随着算力规模持续扩大，计算芯片与其他芯片（如存储芯片）需要建立更高带宽密度的IO连接。OIO可将数据传输带宽提升7倍，功耗降低1/5，尺寸降低1/12，大幅提升互连性能。
Ayar Labs在该领域积累深厚，2023年演示了与英特尔FPGA集成的OIO解决方案，实现双向4Tb/s数据传输。英特尔2024年发布的CPU通过3D共封的OIO芯粒，双向带宽4Tb/s。国内企业2023年发布了适用于PCIe和CXL协议的光互连产品。
OIO标准仍处于初期，CW-WDM MSA组织定义了一组O波段波长网格，以实现激光器之间的互操作。华工科技2025年发布首款适配下一代AI训练集群的3.2Tb/s液冷共封装超算光引擎，单片集成32通道，能效低至5pJ/bit，较传统可插拔模块功耗降低近70%。
表4：CPO封装形态演进| 封装形态 | 互连方式 | 特点 |
|---|
| 2D CPO | PIC与IC平面放置基板，引线键合 | 封装难度低、灵活度高、异质集成 |
| 2.5D CPO | 中介层实现PIC和IC互连 | 玻璃转接板替代硅转接板趋势 |
| 3D CPO | TSV通孔技术垂直互连 | 最短距离、最高密度、低功耗 |
