翘曲是大尺寸封装中最严峻的技术挑战之一。海通国际报告指出，翘曲由芯片与载板不同组成部分间的CTE差异造成。硅的CTE为2.7ppm/℃，有机材料FR-4的CTE高达16ppm/℃，两者差距近6倍，在大尺寸封装下应力急剧放大，导致倒装焊焊球无法连接、焊球开裂、芯片开裂等可靠性问题。台积电CoWoS-L封装下硅芯片、桥接器、有机中介层和基板间CTE不匹配，翘曲问题日益突出。玻璃基板（CTE 3.8ppm/℃）凭借与硅接近的热膨胀系数，成为解决翘曲问题的有效方案。
翘曲的物理机理：CTE不匹配导致应力失效
翘曲是由芯片/载板的片状结构中不同组成部分间的CTE差异造成的。在封装制造过程中，芯片/载板各个部分随温度变化涨缩不同，产生的机械应力不同，造成片状结构表面起伏。这种表面起伏就是翘曲现象。
严重翘曲会导致两个重要的问题。第一，翘曲导致封装失效的表现通常为倒装焊的焊球局部无法与PCB连接，或相邻焊球间发生桥接。第二，过大的基板翘曲导致封装后的基板与芯片间存在较大应力，过大的应力导致焊球开裂、芯片开裂等可靠性问题。
材料CTE差异越大，翘曲风险越高。硅的CTE为2.7ppm/℃，有机材料FR-4的CTE为16ppm/℃，两者差距近6倍。在大尺寸封装中，温度变化时硅芯片与有机基板的涨缩差异会导致显著的机械应力。封装面积越大，累积应力越大，翘曲问题越严重。
大尺寸AI芯片放大了翘曲问题
AI芯片的持续大型化正在放大翘曲问题。台积电通过CoWoS技术将多个芯片安装到中介层上来生产更大的芯片。当前一代CoWoS允许中介层达到台积电光罩极限的3.3倍，计划至2027年中介层可以达到光罩极限的8倍以上，载板面积将超过120mm×120mm。
CoWoS-L封装下翘曲问题尤为突出。CoWoS-L使用RDL有机中介层，其中嵌入了局部硅互连（LSI）和桥接芯片，以桥接封装上各种计算和内存之间的通信。硅芯片、桥接器、有机中介层和基板之间的CTE不匹配，容易引起翘曲问题。不同材料间的CTE差异在大面积封装中会被放大，导致严重的翘曲和应力问题。
随着AI芯片面积持续增大，有机基板的物理极限正在逼近。在超过120mm×120mm的封装面积下，硅与有机基板之间近6倍的CTE差异将产生无法忽视的应力，严重影响封装良率和可靠性。这为玻璃基板等新型基板材料提供了替代窗口。
玻璃基板的CTE匹配优势
相较于有机材料，玻璃和硅的CTE更为接近，可有效降低硅芯片/基板间的应力。低CTE玻璃的CTE为3.8ppm/℃，与硅的2.7ppm/℃非常接近，两者之差仅1.1ppm/℃。而有机材料FR-4的CTE高达16ppm/℃，与硅之差达13.3ppm/℃。
CTE匹配意味着在温度变化时，玻璃基板与硅芯片能够同步涨缩，应力大幅降低。这一优势在大尺寸封装中尤为关键。随着台积电CoWoS封装面积持续扩展，玻璃基板的CTE匹配优势将更加突出，成为决定封装良率的关键因素。
玻璃基板的CTE可以通过配方调整进行优化。低CTE玻璃的开发使得玻璃基板的CTE可以精确匹配硅芯片的需求。英特尔认为玻璃基板是载板未来发展趋势，本世纪20年代末将发生由有机基板向玻璃基板的转变，CTE匹配是这一转变的核心技术驱动力。
翘曲问题的产业影响与解决方案
翘曲问题已经成为制约大尺寸AI芯片封装良率的核心瓶颈。随着AI芯片面积持续增大，有机基板的物理极限正在逼近。超120mm×120mm的封装面积下，硅与有机基板近6倍的CTE差异将产生无法忽视的应力，影响封装良率。
解决翘曲问题有两条技术路线。第一条是优化有机基板材料，开发低CTE的有机材料，但有机材料的CTE调整空间有限，难以接近硅的CTE。第二条是采用玻璃基板，玻璃材料的CTE可调范围广，低CTE玻璃可精确匹配硅的CTE。
玻璃基板是解决翘曲问题的更优方案。除了CTE匹配优势，玻璃基板还具备通孔密度更高、介电损耗更低、弹性模量可调等优势。在超大面积封装中，玻璃基板的综合性能优势将更加突出。建议关注沃格光电（全球少数同时掌握TGV技术的厂家之一）和兴森科技（已完成玻璃基板工程样品研制）。
