SoC多核异构成为主流设计路线、400G网络接口规模化部署、800G光模块商用落地、存储卸载从基础到全硬件三个层级——DPU的技术架构正在快速迭代。中国信通院这份白皮书系统梳理了DPU在计算架构、端网融合、高速存储、互联技术与软硬协同五个维度的关键技术突破。当Chiplet技术与先进封装推动模块化设计，当端网融合从“智能互联”迈向“全域协同”，DPU正从网络协处理器演进为融合控制面管理、数据面卸载与专用加速能力于一体的异构计算核心。
计算架构——SoC成为主流，Chiplet推动模块化
当前DPU主要采用CPU+FPGA、CPU+ASIC、SoC等多核异构的主流计算架构。CPU+FPGA架构凭借开发周期短、可编程性高，满足用户定制化开发需求。CPU+ASIC架构具有性能高、功耗较低、大规模量产下成本较低的特点。
SoC凭借高集成度、性能优化以及软件协同设计等优势，已成为当前DPU发展的主流路线之一。SoC将处理器、存储器、接口等功能模块集成到单个芯片上，降低系统复杂性，提高整体性能和能效比，满足智算中心等场景对高性能计算的需求。基于SoC的DPU产品具备高性能、低功耗、低成本等优势。随着Chiplet技术与先进封装技术的深度应用，正推动DPU向模块化设计、动态重构方向发展。
端网融合——400G规模化部署，800G商用落地
DPU作为实现端网连接的“桥梁”，通过集成专用卸载引擎，实现网络、存储和安全等任务的硬件级卸载，降低主机性能开销。其支持RDMA、NVMe over Fabrics等高速协议，将主机与GPU或存储之间的数据传输延迟压缩至微秒级。DPU通过硬件级虚拟化技术，打破传统处理器“单任务独占资源”的局限，实时感知终端算力负载与流量特征，为智算网络端网融合提供底层支撑。
网络接口速率已进入400G规模化部署、800G商用落地的新阶段。当前主流DPU普遍集成单路或双路400G以太网接口，部分高端型号支持800G光模块。AMD Pensando Salina 400 DPU支持双端口400G以太网，拥有完全可编程的P4数据路径以及16个Arm Neoverse-N1核心，满足企业、云计算和AI工作负载需求。云豹智能Corsica 400G DPU支持PCIe Gen 5接口，采用多级可编程架构，双通道DDR5内存，为智算场景提供解决方案。
高速存储——三层卸载架构，天翼云紫金DPU实现IOPS数量级提升
DPU的存储卸载能力是连接算力与存储服务高效协同的关键。DPU通过硬件卸载机制，将任务从CPU迁移至专用数据平面，将远端NVMe-oF存储资源虚拟化为本地PCIe NVMe设备，对主机呈现为标准块设备。同时依托NVMe-oF协议硬卸载与vDPA技术，显著降低主机CPU开销，提升存储I/O效率与确定性。
根据卸载能力深度，业界实践可归纳为基础卸载、零拷贝卸载、全硬件卸载三个层级。基础卸载基于SPDK框架支持多协议适配但数据路径仍依赖主机内核；零拷贝卸载通过RDMA QP直接映射远端存储内存，消除DMA拷贝开销；全硬件卸载数据平面由硬件处理，主机保留控制面配置，实现微秒级时延。天翼云研发的紫金DPU采用“零拷贝+硬件校验”混合卸载方案，在典型AI训练场景下实现存储IOPS的数量级提升。
互联与软硬协同——重构AI集群通信效率
DPU成为打通AI算力集群Scale-Up与Scale-Out瓶颈的关键核心器件。在Scale-Up层面，业界正积极基于CXL协议探索异构内存池化技术，以构建统一地址空间，降低跨芯片数据访问延迟。NVIDIA BlueField-4 DPU赋能推理上下文记忆存储平台，通过卸载KV Cache的I/O路径与元数据管理，构建高速、可共享的“记忆层”，有效加速大模型推理中的上下文复用，减少GPU间数据搬运开销。
在Scale-Out层面，DPU集成400G/800G高速网络接口，通过硬件加速实现TCP/IP、RDMA等协议的全栈卸载，将节点间数据传输的协议处理、流量调度等开销从CPU剥离。腾讯云星脉网络结合DPU通过硬件级RDMA卸载与自研流量调度算法，在万卡级AI集群中实现微秒级节点通信。百度智能云通过百舸异构计算平台与DPU协同，优化大规模参数服务器架构下的梯度同步效率，提升分布式训练吞吐。
