存算一体不是新概念，但AI算力从云端向边缘端下沉的趋势正在赋予它新的生命力。传统冯·诺依曼架构中，数据搬运能耗可达浮点计算的650倍，"存储墙"和"功耗墙"成为AI推理效率的核心瓶颈。招商证券报告指出，存算一体方案正沿着近存计算和存内计算两条路线加速演进，华邦电CUBE等定制化存储方案为边缘AI提供了兼顾带宽、成本和功耗的新选择。本文梳理存算一体的技术路径、方案对比与产业趋势。
"双墙"瓶颈：冯·诺依曼架构的AI效率困境
存算一体技术的出发点是解决传统冯·诺依曼架构在AI计算中的效率瓶颈。当前计算机系统中，CPU与主内存（DRAM）之间采用并行架构，CPU引脚数量有限，CPU和主内存之间有限的总带宽直接限制了数据交换速度——当待处理数据规模超过缓存容量时，"存储墙"成为计算速度的第一道限制。与此同时，数据搬运的能耗比浮点计算高2个数量级，DRAM的访问功耗可达芯片内一级缓存功耗的650倍，"功耗墙"成为AI推理效率的第二道限制。在传统服务器场景中，这两道墙尚可通过增加缓存层级、优化数据预取等方式部分缓解。但在AI大模型训练和推理场景中，模型参数规模从千亿级迈向万亿级，数据搬运量呈指数级增长，"双墙"问题从"性能瓶颈"升级为"效率天花板"。存算一体方案正是在这一背景下从学术研究走向产业落地。
近存计算与存内计算：两条路线的产业进程
存算一体的技术实现分为近存计算和存内计算两条路线。近存计算主要包括2.5D/3D封装和HBM等形态。2.5D/3D封装通过将计算芯片和存储芯片在垂直方向上堆叠，大幅缩短数据搬运路径、提升并行带宽。HBM是近存计算当前最成熟的商业化产品——通过将DRAM Die垂直堆叠并通过TSV和微凸块互联，HBM3E已实现1.2TB/s的带宽，成为AI训练服务器的标配。存内计算则更进一步，将计算单元直接嵌入存储阵列内部。存内计算可细分为存储内计算（In-Storage Computing，在SSD中加入FPGA/ARM处理核）和内存内计算（In-Memory Computing，数据直接在内存中计算）。存内计算的核心优势在于彻底消除了数据搬运环节，但当前仍面临器件一致性、精度、可靠性等工程挑战。招商证券认为，近存计算（尤其是HBM）在AI训练侧已得到充分验证，而存内计算在边缘推理侧有望率先实现规模化商用。
边缘AI推动存算一体新方案：CUBE与新型存储器
算力从云端逐步下沉至边缘端的趋势，为存算一体带来了新的技术路线和商业机会。边缘AI场景（可穿戴设备、边缘服务器、ADAS、协作机器人等）对存储方案提出了不同于云端训练的新要求——既要满足AI推理的带宽需求，又要兼顾成本、功耗和灵活性。HBM虽然带宽性能卓越，但受限于JEDEC标准规范的固定堆叠层数而灵活性较低，同时多层堆叠带来的高成本使其难以直接用于边缘端。华邦电于2023年9月推出的CUBE（半定制化超高带宽元件）方案提供了另一种路径。CUBE采用类似HBM的3D堆叠封装形式（CoW/WoW及2.5D/3D chip-on-Si-interposer），可提供256Mb至8Gb容量、32-256GB/s带宽，具备半定制化灵活选择堆叠层数、减少对台积电CoWoS产能依赖、堆叠层数少功耗低等优势。在存内计算领域，RRAM、MRAM、PCM等新型存储器各具优势——RRAM制备工艺简单成本低、MRAM非易失且读写次数高、PCM存储密度高且支持3D堆叠。招商证券认为，存算一体技术将在2025-2027年进入快速成长期，边缘AI的规模化落地是核心催化因素。
各类存内计算存储器技术参数对比| 项目 | SRAM | NOR Flash | RRAM | MRAM | PCM |
|---|
| 易失特性 | 易失 | 非易失 | 非易失 | 非易失 | 非易失 |
| 现有工艺节点 | 5nm | 28nm | 28nm | 16nm | 28nm |
| 读写次数 | 无限 | 10^6 | 10^8-10^15 | 10^15 | 10^8 |
| 应用场景 | 云侧边侧推理训练 | 边侧端侧推理 | 云边端推理训练 | 云侧边侧推理 | 云边端推理 |
