HBM（高带宽存储器）通过TSV和硅中介层垂直堆叠DRAM芯片，与GPU/CPU封装在一起，已成为AI芯片的“刚需”。HBM3带宽可突破1.075TB/s，而传统GDDR5仅32GB/s；HBM2功耗比GDDR5减少超20%，面积减少超50%。据Yole预测，2025年HBM市场规模近200亿美元，2023-2025年CAGR约52.5%。SK海力士占据HBM3 90%以上份额，并与台积电合作开发HBM4（2026年投产）。英伟达Rubin架构（2026年）将配备8颗HBM4，Rubin Ultra将配12颗。
HBM——突破“内存墙”的关键技术
传统冯·诺伊曼架构下，数据在存储器与处理器间反复读取，造成“内存墙”和“功耗墙”。当数据量较多时，总线带宽有限造成传输延迟增大；同时数据传输消耗大量功耗，7nm工艺下数据搬运功耗高达35pJ/bit，占总功耗的63.7%。
HBM通过TSV技术垂直堆叠DRAM芯片，将CPU/GPU与存储单元封装在一起，大幅缩短连接距离。HBM1带宽128GB/s、HBM2 256GB/s，HBM3可突破1.075TB/s，相较GDDR5（32GB/s）提升超过30倍。英伟达A100/H100/B200、AMD MI300系列均采用HBM方案。
竞争格局——SK海力士主导，HBM4加速
SK海力士占据HBM3 90%以上市场份额，8层堆叠HBM3E已搭载到英伟达H200和B200上，2024年3月量产供货。12层HBM3E于2024年Q4向客户供货。
三大头部厂商规划清晰：SK海力士与台积电合作开发HBM4（2026年投产），三星2024年量产HBM3E、2025-2026年推出HBM4，美光同步跟进。英伟达Rubin架构（2026年）配备8颗HBM4，Rubin Ultra配12颗HBM4。
国内市场与投资机遇
武汉新芯科创板IPO申请获受理，重点发展三维集成项目，有望推动国内先进封装领域快速发展。HBM产线设备投资结构与CoWoS类似，键合设备（热压键合、混合键合、临时键合/解键合）占比达21%，TSV相关涂胶显影、刻蚀、湿法清洗等存在差异化机会。
HBM技术演进路线| 世代 | 带宽 | 堆叠层数 | 量产时间 |
|---|
| HBM1 | 128GB/s | 4-8层 | 2015年 |
| HBM2 | 256GB/s | 8层 | 2018年 |
| HBM3 | 1.075TB/s | 8-12层 | 2022年 |
| HBM3E | >1.2TB/s | 8-12层 | 2024年 |
| HBM4 | >2TB/s | 16层 | 2026年E |
